Modelsim adalah aplikasi yang digunakan untuk mensimulasikan desain VHDL dan Verilog, yang dibuat oleh Mentor Graphics. Simulasi merupakan hal yang penting bagi setiap desain sebelum desain tersebut direalisasikan. Simulasi memungkinkan perancang untuk menguji hasil rancangannya, apakah ada yang terlewatkan atau salah perhitungan.
Senin, 28 November 2022
Minggu, 27 November 2022
Implementasi Metode PRBS menggunakan Verilog | Simulasi Modelsim
Pseudo random binary sequence (PRBS) sering digunakan sebagai data model untuk menguji perangkat antarmuka serial berkecepatan tinggi untuk menyaingi mode misi. Ini adalah aliran bit yang diacak secara matematis sehingga data dapat dinetralkan dengan baik dan seimbang. Metode ini digunakan tidak hanya dalam uji fungsional digital murni, tetapi juga dalam uji sinyal campuran sebagai data tertanam dalam sinyal modulasi.
Rabu, 02 November 2022
Cara Merekam Cover Real Drum Sampai Jadi Konten
Bermain real drum sudah saya geluti sejak lama. Hal ini karena saya ingin bermain drum tetapi tidak punya alatnya, sehingga beralih ke simulasi drum di smartphone. Awalnya saya mengetahui aplikasi ini dari teman sewaktu SMA yang bermain real drum terlebih dahulu. Lalu saya ikut-ikutan bermain. Telah lama bermain terbesit dipikiran saya untuk mengabadikan hasil permainan saya. Kalau dulu ya hanya direkam lewat screen recorder saja, dan hasil rekamannya kurang memuaskan.